MIPI D-PHY
概况:
支援型号:
| BF6264B | BF7264B | BF7264B+ | BF7264 Pro |
|---|---|---|---|
| ● | ● | ● |
BF7264B/B+/Pro产品正面有两个USB孔
除主机可继续使用原BF6264B功能外,增加MIPI D-PHY分析仪功能。
MIPI D-PHY方案,规格内容如下:
- BF7264B/B+/Pro,32Gb RAM,搭配MIPI D-PHY探头组

- 支持 D-PHY V1.2 Up to 2.0Gbps per lane,1 + 4 Lanes

- 可显示CSI-2 1.3或DSI 1.3协议封包资料以表格方式呈现,包含DSI中的DCS 1.3指令解析

- 使用32Gb RAM搭配硬盘串流来储存D-PHY通讯资料,可完整节录待测物从Low Power Mode初始化到High Speed Mode的流程
- 可撷取资料量 (以未启用硬盘串流来估算)
| 解析度 | 可撷取影像量 | 备注 |
|---|---|---|
| 1K (FHD 1080x1920) | 约500 Frame | |
| 2K (WQHD 1440x2560) | 约280 Frame | |
| 4K (UHD 2160x3840) | 约120 Frame | 需要8 Lane或是4 Lane带有DSC压缩 |
| 8K (4320x8192) | 不支持 | 不支持 |
- 提供Data Filter功能,可将不必要的影像资料滤除以节省內存
- 提供Search资料功能
- 提供ECC/CRC Packet 计算及错误显示
- 可显示DSI、CSI影像资料,包含RGB、YCbCr、RAW格式,以及压缩的DSC 类型之封包,并统计Porch数据。详细信息请参考附录二。


- D-PHY命令统计功能,包含封包总数、各别指令数量、以长度分类的指令统计以及错误数量统计

- D-PHY命令触发功能
- 触发参数包含命令与参数资料可输入 32 bytes 的资料做为触发条件.
- 可涵盖所有 Short Packet, 以及大部分非影像资料的 Long Packet
-
Short Packet长度4bytes Header Long Packet长度4bytes Header + 28byte Data
- 可触发 CRC/ECC Error
- 可透过Trigger-Out接孔同步触发外部的示波器
- TE通道侦测 (Tearing Effect)

- 可侦测屏幕所发送TE信号, 须加购LA Probe方能使用此功能。
- 详细说明请参考附录一。
FAQ
- 支持MIPI DSI第几版的规格,是否有Differential对数或port数限制呢?
- A: 支持到D-PHY V1.2,最高2.0Gbps per lane,1 + 4 Lanes。
- 是否有支持C-PHY解码呢?
- A: 不支持C-PHY解码,亦无开发计划。
- 是否支持DSI-2?
- A: 不支持,本产品无法量测DSI-2规格的内部C-PHY信号,同时也不支持DSI-2
- 的VDC-M影像压缩格式。
- 量测时是否会影响信号品质?
- A: 外接的仪器量测必然会有部分的负载效应影响,我们这边采用End-Tip搭配SMPM Coaxial Cable的连接方式来降低对待测物干扰并提升信号品质。
-
是否有支持信号发送 (Tx) 功能? A: 不支持信号发送功能
-
主机与探头如何连接?
- A: 主机仅能使用Slot B作为探头连接槽,并注意主机前端的两个USB插槽也需要连接至Way Station上,且上方USB对应Top Way Station,下方USB对应Bottom Way Station,不可接错,否则将无法量测。连接后请开启软件,选择协议分析仪D-PHY DSI/CSI,并请注意两个Way Station灯号是否皆有亮起红灯跟绿灯各一。



- 探头与待测物如何连接?
- A: 焊线:
- 軟板FPC End-tip:

(请勿过度弯曲,避免软板内部断路)
使用End-tip以跳线的方式连接待测物,此时跳线长度必须少于5mm 以
- 提升信号品质。
- 若无法将跳线长度缩短在5mm内,建议在待测信号端先焊接100Ω电阻,再从该电阻后跳线接至End-tip上,如此跳线可拉长至3cm左右。 步骤一: 先将SMPM-SMPM cable接上End-tip,确认有定位声。
步骤二: 再进行跳线焊接,这样可避免焊接好之后插上SMPM Cable时影响跳线。
※ End-tip的R1/R2电阻是1kΩ/0402,若焊线时不慎损毁,可自行替换。

将R1, R2焊上表中相对应之电阻, C1焊上对应之电容, 并依照硬板之步骤完成与待测物之连接
| CLK | FPC End Tip |
|---|---|
| < 800Mbps | |
| >= 800Mbps 标配 |
user-tip: 客户自行依待测物形态设计专属的End-tip,只需用1kΩ连接待测信
-
号再以50Ω特性阻抗的PCB trace接往SMPM plug即可,之后便可用user-tip取代End-tip,将SMPM-SMPM cable接到user-tip便可。 使用Breakout方式连结: 自行设计EV board使用SMPM Connector连接Acute
-
MIPI D-PHY Analyzer将PCB板上的D-PHY Host与Device连接断开后改为上方的结构,左侧接回到D-PHY Host,右侧则接到MIPI D-PHY Device。设计时PCB上面的R1/2/3尽量接在一起,并使用50Ω特性阻抗之走线,完成后便可于下方使用SMPM Connector连接Acute MIPI D-PHY Analyzer进行量测。

- 在跳好线之后,想用三用电表确认是否有短路发生。
- 接线如下图,

- 在地线接好之后,包含整个Way Station、Probe 都接好。
- 量测点A: End-Tip电阻前端对地,绿色线==>电表不响。
- 量测点B: End-Tip电阻后端对地,红色线==>电表会响,是否表示有焊接问题,造成短路发生?
- 量测点B电表会响为正常现象,是因为电阻后端对地只有50Ω,阻抗低,一般电表测短路功能一定会响。测量时,只要前端1.05 KΩ处对地不会响,这样就没有短路问题发生。
- 待测物如何接地?
- 由于设备与待测系统仍需共地,因此可先将Way Station上的GND Port连接至待测物的GND即可,两个Way Station都要接。
- 除非信号品质太差或干扰太大,分析之后发生较多的错误时,则可改为每个End-tip都接地的效果最好。 有指令某个Command 或 Data type 做为 trigger 点的功能吗?
A: 可以指定特定的Data Type / DCS或是Error进行触发。

是否可以自行设置一个HS/LP起始点(例如DCS CMD),指定抓取多少时间内的Data?
A: 可以将起始条件设置在触发项目后,到工作模式选单内调整为资料监控仪模式,
并指定撷取时间长度。

附录一: Tearing Effect Signal
Tearing Effect (TE) 脚位信号量测

(图片来源: https://blog.csdn.net/kris_fei/article/details/77775553)
TE脚位是显示屏用来告知Host, 目前屏幕图形绘制中, 不可以更新数据, 若在TE = High的情况更新屏幕, 则影像上会出现水平断裂线, 此功能可以清楚的辨识出没有依照TE状态操作的指令, 减少猜测问题点以及另外架设示波器来验证所需的时间
TE功能需要用户多添购一组LA Probe才能支持, 默认从通道0输入, 支持3.3V以及 1.8V两种工作电压模式, 设置画面如下,

实际撷取画面:

附录二: 影像还原功能
点选窗口->Video Display Dialog, 可开启影像还原功能,


请设置待测物送出的DSI, CSI格式, 分辨率, RGB order, 再按下Process即可开始还原影像,。另提供部分解析功能, 若待测物仅更新部分屏幕时, 可将此项勾选, 将显示部分更新内容。
影像还原实例:

并提供与主报告区之数据作连动功能, 方便找寻影像数据位置。
Save Image可将还原影像以 .jpg / .bmp / .bin 方式输出。
DSI若以Video mode传送影像数据, 也有提供Porch功能可统计每张影像所送出的格式,
可统计VSA, VBP, VFP, HBP, HFP, image的功能
附录三: 无法量测/仅量测到LP mode信号/大量错误产生解决方法:
Step 1: 请检查探头与主机间的2条USB是否有没接好或接触不良问题
- 将主机端与WayStation端的USB拔除再重新插回 Step 2: 请检察Lane/CLK的焊线是否有在规定内之5mm内, 并确认每个End-tip都有
接上Gnd,
Step 3: 开启波形检视功能并送出HS信号, 用以确定接线正常,
Step 3.1: 开启波形检视功能

Step 3.2: 切换模式, 使用Protocol Monitor mode并缩小内存,
若后续解决问题, 再切换回Protocol Analyzer mode

Step 3.3: 开启波形窗口

Step 3.4: 撷取波形
Step 3.5: 分析是否有HS信号, 红色箭头”前”波形为LP, “后”则为HS信号, 请找到相似位置并将其波形放大检视, 若重复撷取数次仍无法找到LP, HS波形或有少Lane/CLK的情况, 可能原因为Lane/CLK没接通, 请见FAQ第七点,


Step 3.6: 确认CLK Duty是否为50:50, 并检查HS SYNC 1D后方之Lane 0-3的每一个edge宽度, 正常为半个CLK cycle的宽度或其倍数, 如非正常, 请再次检查焊线是否符合规定,
若符合规定, 仍会有噪声或是CLK Duty问题, 请继续缩短焊线长度, Gnd也就近引入,
Ex: CLK duty不好情况, 65:35, 1.4ns:0.8ns

Ex: Lane 0, Lane 3不为半个CLK cycle的宽度
Half CLK cycle = (1.4 + 0.8) / 2 = 1.1 (ns)
正常的Data波形约1.1ns或其倍数

附录四: 还原影像列表

- Video mode - 1125 * 2436
2. CMD mode – 1125 * 2436
