Serial Flash / SPI NAND Trigger

Serial Flash／SPI NAND 觸發可依 CS Glitch、tSHSL／tCLQV，或以 Clause Trigger 比對 Command／Address／Data（含 Dummy Cycles、固定偏移）。

點擊工具列「Serial Flash 通訊協定觸發」開啟設定。見 Settings、Clause Trigger。

Protocol Decode 說明：Serial Flash、SPI NAND

Trigger Settings

Serial Flash／SPI NAND Trigger Settings

• Channel: 依模式使用 4–6 個通道（含 CS／CLK／Data／AUX 等）。
• CS Glitch Trigger: 觸發 CS 雜訊；與語句式條件為平行架構（何者先發生即觸發）。可分別針對 High Pulse／Low Pulse；最小刻度 0.625 ns，最大 80 ns。Default 拉桿索引為 1。
• tSHSL／tCLQV: 調整拉桿使觸發貼近 IC 運作；取消勾選 tSHSL 時該檢查欄位停用（Disable）。tCLQV 設錯可能導致 Data 欄觸發失敗。Default：tSHSL 為勾選（拉桿最小值）；tCLQV Default 8.75 ns。
• Clause Trigger: 詳見 Clause Trigger。
• 觸發條件設定區: 先以滑桿選擇工作模式（Single／Dual／Quad／Octal 等）；於 Command、Address、Data 輸入資料樣式，XXh／X＝Don't care。可開啟比對指定位址 Data，並拖動拉桿調整 Data 起始位置（例如偏移 0 且輸入 FFh XXh XXh XXh → Data0＝FFh、其餘任意）。若波形有 Dummy Cycles，須將 Dummy 拉桿對齊實際時脈數。可將條件切換為 NOT（NOT 時 Command 可一次輸入兩組）。