BiSS (Bidirectional Serial Synchronous)

BiSS 是 iC-Haus 制定的开放式点对点同步串行接口，用于绝对式编码器。主控在 MA 发时钟，从端在 SLO 回数据；没有 Chip select，每个 frame 靠时钟停止后的间隔判定边界。支持 BiSS-C 与 BiSS-B。

除位置数据（Single Cycle Data）之外，BiSS 另有一条慢速双向的控制通道用于寄存器访问。它向每个 frame 借用一个位 —— 主控侧为 CDM、从端侧为 CDS —— 因此一笔寄存器传输会横跨数十个 frame。用 Mode 选择要查看哪一侧。

通道前缀请参阅 Settings。

协议触发：BiSS-C Trigger

Decode Settings

MA / SLO: 指定时钟（MA）与数据（SLO）通道。
Mode: 位置数据选 Single Cycle Data (SCD)；控制通道选 Register Access - Master (CDM) 或 Register Access - Slave (CDS)。默认：Single Cycle Data (SCD)。
Data Channel: 一个 frame 内的数据块数。默认：1。
Serial Data Length (bits): 位置数据总长度，1 ~ 64。勾选 Auto 时由波形自动检测，字段变为只读；取消勾选即可手动输入。默认：Auto。
Alignment (bits): 位置数据之后补的对齐位数。默认：0。
Combine Multi-Turn and Single-Turn: 将位置合并成一个数值显示。默认：不勾选。
Single-Turn(ST): 单圈位数；Multi-Turn(MT) 为其余位，显示于右侧。默认：8。
CRC Bit amount / CRC Polynomial / CRC Initial Value: 传感器 CRC 参数。BiSS 规格并未规定，须依编码器规格书设置。默认：6 / 0x43 / 0x0。
Protocol: BiSS-C 或 BiSS-B。BiSS-B 没有 CDS 位，状态位极性也相反。默认：BiSS-C。
SLO Phase (samples): 数据相对时钟有偏移时，调整 SLO 的采样点。默认：0。
Register Data Columns: 寄存器报表每行显示几个数据字节，8 或 16。默认：8。

一笔寄存器传输横跨数十个 BiSS frame,解码把它们组成一行: