SPI NAND

SPI NAND Flash Memory 系列使用 SPI／QPI 传输协议。SPI NAND 总线分析可在查看信号时同时查看命令与输入／输出总线信息，节省以 SPI 总线分析波形的时间。

Vendor／时序／读取模式与 IC 不符时会解错。通道前缀差异见 Settings。

Decode Settings

CS#: Chip Select。
SCLK: Clock。
SIO0 – SIO3: 数据传输脚位（含 WP／HOLD#）。
Vendor／IC: 选择厂商与 IC 型号；切换后可更新默认时序。Default 为 Micron（列表第一笔 IC）。
Start up reading mode: 初始分析读取状态（Continuous Read／Buffer Read）。仅 IC 支持 continuous read 时栏位启用（Enable）。Default 为 Continuous Read。
Command deselect time: 判断 CS# 无效所需维持时间（tSHSL）。Default 为 50 ns（选 IC 后可能覆盖为该 IC 表列值）。
Clock LOW to output valid: 判断实际数据位置（tCLQV）。未勾选 Latch on rise 时栏位启用（Enable）。Default 为 15 ns（选 IC 后可能覆盖）。
Refer to #Hold Status: 解码时参考 #Hold 脚位状态。勾选时栏位启用（Enable）。Default 为未勾选。
Latch IC output data on SCK rise edge: 于 SCK 上升沿 latch 并解析 IC 输出。勾选时栏位启用（Enable），并栏位停用（Disable） tCLQV。Default 为未勾选。
Show Calculated Physical Address From Page Address: 显示由 Page Address 计算的完整物理地址。勾选时栏位启用（Enable）。Default 为勾选。
Show all repeated Get/Set Feature Data: 完整显示重复的 Get／Set Feature 数据。勾选时栏位启用（Enable）。Default 为未勾选。

若 Op Code = Get Feature (0F)，报告会自动删除重复数值并标记 Duration time。